| 小值的差不超过2（K-1）。由此可以知道度量跨度的最小二进制比特数为[log2（2（K-1））]。当K=9时，可以用5比特二进制位来运算和存储每一步的度量。事实上，这一结论也可以从状态转移情况推得。假设在第i步某一状态具有最大度量且为2（K-1）+1+M（设最小度量为M），根据式（1）、（2）的度量递推规则，在第i-1步必有相邻连续两状态的度量大于2（K-1）-2+M，在第i-2步必有连续4个状态的度量大于2（K-1）-4+M，在第i-S步必有连续2S个连续状态的度量大于2（K-1）-2×S+M，那么在第i-（K-1）步必有连续2（K-1）个连续状态的度量大于M，而对约束度为K的卷积码其总状态数只有2K-1个，总存在一个最小状态度量不大于M，从而导出矛盾，因此度量跨度最大值不可能超过2（K-1）。
2.2 度量值更新
（1）计算每一个可能路径的每一步的距离值。（2）计算各条路径的累计值。（3）选择并且保存累加值最小的那条路径。（4）保存该条被选出的路径轨迹。在传统的Viterbi译码算法中，译码状态的转移导致度量的读出和写入地址不同，这使得度量的更新复杂化，尤其是在用DSP硬件实现时需要大的存储空间或降低了处理能力。如果能够使度量的读出与写入地址相同，就可使存储空间减小一半或使译码速度提高一倍。通过研究可以发现，译码过程中的状态转移具有很好的规律性，如果建立了转移后的新状态与转移前的老状态的地址映射关系，就可使度量迭代在原位进行。即新状态的度量是由能够转移到达的两个相邻老状态的度量经过“加比选”运算获得的。由于转移前后的状态（地址）不同，度量的读出与写入不能在同一地址进行，也不能在同一片存储器内进行（会破坏其它状态的度量），必需配置相同的读和写空间（各2K-1个字单元），并在每产生一位译码输出后交换读写空间，达到更新度量的目的。这在实现时既不方便，又耗费资源。但如果我们将新状态的度量放回老状态地址中，至少不会破坏其它状态的度量。规定：新状态的内容放回老状态的单元中，构成原位运算。
2.3 回溯
当接收完一帧数据后，添加尾比特强迫网格图的最后一个状态为0状态，回溯就是从最后一个状态（0状态）开始，反向追踪最大似然路径，完成原始数据的译码。
该步中具体实现技巧：按常规，新状态的总的路径值是老状态的总的路径值（L比特）左移一位后加上当前一步路径值，这就需要先读出L比特数据，做一次移位操作，再写入L比特数据，这样若单纯用DSP编程来实现，则很耗费内存。在我们所设计的测试平台中，设法将该步用硬件来实现。这样，在整个平台的设计中，我们利用了ARM存储数据的特点。对RAM的读写比特数为2L。由于RAM的功耗正比于单位时间内的读写比特数，我们设法减少每一次路径更新所需的读写比特数。研究译码路径中各状态转移可以发现，路径信息已经隐含在状态信息中，因此没有必要保存这一步路径信息，而是要保存真正的“转移”信息，即经过“加比选”选出的新状态是由哪一个老状态转移来的。有了这种“转移”信息就不难逐步回溯到前L步，作出译码输出判决。规定：如果新状态0A K-2A K-3…A 2A 1是由老状态A K-2A K-3…A 2A 10转移来的（经过了“加比选”运算），则路径转移为“0”：如果是由老状态A K-2A K-3…A 2A 11转移来的，则路径转移为“1”；如果新状态1A K-2A K-3…A 2A 1是由老状态A K-2A K-3…A 2A 10转移来的，则路径转移为“0”；如果是由老状态A K-2A K-3…A 2A 11转移来的，则路径转移为“1”。根据这个规定，每一步各状态的路径转移值唯一确定了前一步的各对应的状态，从而可以方便地进行路径保存与回溯，更重要的是，每个状态路径的更新只需写1个比特路径。
3.1 Viterbi译 | 
