3 机顶盒系统设计

　　3．1 数字电视机顶盒系统构成

　　ATSC制机顶盒系统可分为两个相对独立的模块：前端信道解调和后端信源解码。前端和后端接口的数据格式是TS码流。前端部分主要完成高频下变换和8VSB信道解调，并输出TS流；后端部分实现TS流的解复用，并将视频和音频的ES/PES流分别送入相应的音视频解码器，最终输出视频和音频信号。系统的整体控制部分由后端的主控CPU负责，包括I2c总线，前端的信道解调，TS流解复用，音频解码和视频解码，以及遥控器和键盘等流程控制。图3表示了ATSC制机顶盒的系统设计框图。

　　3．2 前端解调模块设计

　　（1）调谐器（Tuner）

　　调谐器通过I2c总线来控制，完成高频调谐并输出中频信号。有些调谐器没有I2c总线，而是由3根控制线来设置调谐参数，此时要求机顶盒的主控芯片带有一定数量的PIO编程端口。另外，信道解调器根据中频信号幅度，通过AGC信号来调节调谐器输出的中频信号幅度，使其稳定在一定的范围之内。中频信号输出幅度通常较小，需要经过中频放大器，然后送入8VSB解调器。

　　（2）信道解调器

　　8VSB解调器收到中频信号后，对其进行模数转换，然后逐级进行解调。信道解调器可以直接对输入44MHz中频信号进行A/D采样，提供AGC信号调节中频信号增益。正常工作状态下，解调芯片先通过非相关AGC模式使中频信号幅度在A/D采样范围之内；接着进行载波锁定和同步信号恢复；实现同步后，相关AGC模式进一步细调中频信号幅度。然后依次进行NTSC同频干扰滤波、信号均衡、9相位跟踪锁定以及FEC处理（包括格状解码、去卷积交织、RS解码和去随机）等步骤，最后输出TS码流。实际解调的每一步都可以通过内部寄存器来跟踪。解调过程中各阶段信号的实际性能，如锁定状态，信噪比，误码率等可以由解调芯片内部的寄存器指示。

　　3．3 后端解码模块设计

　　（1）主控CPU
　　主控CPU实现操作系统的各种控制功能，同时完成TS流解复接。一方面，主控CPU解析来自前端送入的TS流，提取相关的PSI表，并利用PID过滤器来分离音视频ES或PES流，实现TS流解复用。另一方面，主控CPU管理多个进程，如视频解码、音频解码、红外遥控、键盘响应、前端解调和TS解复用等，控制着接收机的解码全过程。

　　（2）视频解码器
　　视频解码器完成符合 MPEG－2压缩标准的视频实时解码，包括 MP＠HL格式。解码器外接128Mbits的SDRAM，用于解码过程中的数据存储。视频解码时，主控CPU解析ES流或PES流帧以上高层语法，提取图片尺寸，比特率，量化距阵等控制参数，然后将参数写入解码器的控制寄存器。而帧以下的，涉及大运算量的视频解码，主要通过视频解码器的硬件解码单元实现。视频解码器支持ATSC制中的所有十八种格式及其中的某些格式转换，它既可以输出8-bit的标准清晰度视频信号，也可以输出24-bit高清晰度视频信号。它还支持OSD，通过节目信息和频道选择的显示，使用户具有本地信息交互功能。

　　（3）音频解码器
　　音频解码由单片兼容 MPEG－2和 AC－3的音频解码器完成，不需要外部存储器。解码过程中，主控 CPU可以通过 8bit数据接口或者通过I2c接口来控制音频解码器。音频解码器可接收 MPEG－1，MPEG－2，AC-3和PCM多种音频数据输入，具有三路双声道PCM数据串行输出接口和一个S／PDIF数字音频输入口。

　　3．4 机顶盒解码流程分析
　　数字电视机顶盒的源程序装载于FLASH ROM内。加电启动后，各芯片进行上电复位，主控CPU从FLASH ROM内加载并运行程序。程序首先完成软硬件初始化，包括时钟初始化，系统内存初始化，前端解调初始化以及音视频解码寄存器初始化等，并建立多个工作进程。多进程模式使主控CPU能同时处理多个工作流程，还可以进行进程间的通讯控制。